PATENT ABSTRACTS OF JAPAN

(11)Publication number :

02-232890

(43)Date of publication of application: 14.09.1990

(51)Int,Ci,

G11C 11/401

(21)Application number: 01-051919

(71)Applicant: HITACHI LTD

(22)Date of filing:

06.03,1989

(72)Inventor: KATAYAMA KUNIHIRO

NAKATANI KOICHI


KOBIYAMA TOMOHISA

(54) MAIN MEMORY CONTROLLER

(57)Abstract:

PURPOSE: To shorten a processing time by controlling the fast access mode of a DRAM according to the selection of an access means selecting means.

CONSTITUTION: An access means selecting means 6 measures the address hit and miss hit of a row address at the time of an access and compares them with a set value. Based on the result of this comparison, an access means 4 by decided result and a normal access means 5 are selected and switched. Thus, since the fast access mode of the DRAM is applied or not applied according to the selection of the access means selecting means, it can be prevented the processing time is increased since an access time is increased more than the normal access when the row address is updated in the fast access mode. Then, there is an effect to improve the performance of main memory control.



◎ 公 開 特 許 公 報 (A) 平2-232890

fint. Cl. f

證別記号

庁内整理番号

@公開 平成2年(1990)9月14日

G 11 C 11/401

8522-5B G 11 C 11/34

362 C

審査請求 未請求 請求項の数 12 (全10頁)

9発明の名称 主記憶制御装置

20特 顯 平1-51919

@出 顧 平1(1989)3月6日

⑩発明者片山 園弘

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所マイクロエレクトロニクス機器開発研究所内

勿発明者中谷 公一

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所マイクロエレクトロニクス機器開発研究所内

@発明者 小檜山 智久

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所マイクロエレクトロニクス機器開発研究所内

⑪出 願 入 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 小川 勝男

外1名

明 細 誊

発明の名称
 主紀憶制御装置

2 特許請求の範囲

1. スタティックカラムモードあるいはページモ **…と等の高速アクセスモードをもつダイナミッ** クメモリ素子により構成した記録手段と、鼓記 **遠手段をアクセスする行アドレスが前回のアク** セス時の行ブドレスとの一致(以下アドレスヒ ットと記す)、不一数(以下アドレスミスヒッ トと記す)を判定するアドレスヒット判定手段 と、アクセス終了後は前配アドレスヒット制定 手段の次のアクセスの利定結果が出るまで行ア とレスは保留し、判定結果がアとレスヒットで あったら列アドレスのみ与える高速アクセスモ ードによるアクセスをし、アドレスミスヒット であったら改めて行アドレスを与え直してから 列フドレスを与える通常アクセスモードによる アクセスを行なう判定結果別アクセス手段より 成る主記憶制御装備において、

前記アドレスヒット判定手段による判定結果を 特たずに常に通常アクセスモードでアクセスす る通常アクセス手段と、前配判定結果別アクセ ス手段によるアクセスと前記通常アクセス手段 によるアクセスと前記通常アクセス手段 によるアクセスとの総合的な処理能力を高める かを比較判定し、選択するアクセス手段選択手 段とを殺けたことを特徴とする主配権制御装置。

- 2 前配アクセス手段選択手段が、あるアクセス 回数におけるアドレスヒット回数の比率を計測 するアドレスヒット率計測手段と、前記の判定 結果別アクセス手段と通常アクセス手段を選択 切替すべきアドレスヒット率をあらかじめ設定 する切替ヒット率股定手段を有し、前記アドレスヒット率計測手段の計削結果と前記切替ヒット 本設定手段の設定値を比較することにより前 配アクセス手段の選択を行なうことを特徴とす る請求項1記載のアクセス主記憶制御装備。
- 5 前記アクセス手段選択手段が、あるアクセス 面数におけるアドレスミスヒット回数の比率を 計測するアドレスミスヒット率計級手段と、前

配制定結果別アクセス手段と前記通常アクセス 手段を選択切替すべきアドレスミスピット事を あらかじめ設定する切替ミスピット事般定手段 を有し、前記アドレスピット事計測手段の計測 結果と前記切替ミスピット事故定手段の設定値 を比較することにより前記アクセス手段の選択 を行なうことを特徴とする請求項 1 記載の主記 憶制御装置。

- 4. 前記アクセス手変選択手段が、アドレスヒットの選続回数を計数する選続ヒット計数手致と、切替選続ヒット回数をあらかじめ設定しておくりの登選統ヒット回数設定手段を有し、前記連続ヒット計数手段の計数値が、前記切替達就ヒット回数設定手段の設定値を越えた場合には、アドレスヒットが続く限り前記制定結果別アクセス手段によるアクセスを続け、アドレスミスヒットが起これば前記通常アクセス手段に戻るよう前記アクセス手段を選択することを特徴とする複水道(記載の主記機制報帳面、
- る 前記アクセス手段選択手段が、アドレスミス

し、それ以外では前記通常アクセス手段を選択 することを特徴とした請求項1記数の主記憶制 匈装置。

- 2 前記アクセス手製選択手段が、アドレスミス ヒットの連続回数が前記切替連続ミスヒット画 数設定手段の設定値を越えたらそれ以後のアド レスヒット連続回数が前記切替連続ヒット画数 設定手段の設定値を越えるまで、前記通常アタ セス手段を選択し、それ以外では前記刊定結果 別アクセス手段を選択することを特象とした請 求項を記載の主記憶制御装置。
- 8 主配領装置内であるいは主配復装置と他の配 億銭置間で複数のデータを1データ毎に転送す るデータ転送手段を更に備え、放データ転送手 段による転送を行った際には胸配アクセス手段 選択手段が、前記通常アクセス手段を選択する ことを特徴とする指求項1配載の主配條制御装 備。
- 8 前紀アクセス手段選択手段において、特定の アドレスのアクセスにより得き込み可能な記憶

ヒットの連続回数を計数する連続ミスヒット計 数手段と、切替連続ミスヒット回数をあらかじ め設定しておく切替連続ミスヒット回数設定手 段を有し、前配連続ミスヒット計数手段の計数 値が、前記切替連続ミスヒット回数設定手段の 設定値を越えた場合には、アドレスミスヒット が続く限り、前記通常アクセス手段によるアク セスを続け、アドレスミスヒットが超これば前 記!判定結果別アクセス手段に戻るよう前記ア クセス手段を選択することを特徴とする請求項 1 配載の主配簿制御装置。

4 前記アクセス手製選択手段が請求項 4 項記載 の連続ヒット計数手段及び切替連続ヒット回数 設定手段と、請求項 5 記載の連続 4 スピット計 数手級及び切替連続 4 スピット回数設定手段と からなり、アドレスピットの連続回数が前記切 替連続ヒット回数設定手段の設定値を越えたら それ以後のアドレス 4 スピットの連続回数が前 記切替連続 4 スピット回数設定手段の設定値を 起力 5 まで前配判定結果別アクセス手段を選択

手段を有し、数記憶手段の内容により前配アクセス手段の選択を行うことを特徴とした請求項 1 記載の主配幢制御装置。

- 1a 前記アクセス手段選択手段を備える主配権制 脚装置により主配像の制御を行うコンピュータ システムにおいて、前配アクセス手段選択手段 が備える配備手段に、プログラム上でプログラ ム自身のアクセス手段を選択するためのデータ の書き込みを行うことを特徴とした請求項9記 軟の主配値制御模置を用いたコンピュータンス テム。
- 16. スタティックカラムモードあるいはページモード等の高速アクセスモードをもつダイナミックメモリ素子により構成した配揮手段を制御するメモリ制御装置の行アドレスストローブ信号(以下R人Sと配す)発生国路において、アクセス終了後直もにR人Sをインアクティブとする動作モードと、次のアクセスまでアクティブのまま特徴し行アドレスの更新が必要となったらインアクティブにし、必要なければアクティ

プのままアクセスを行う、という3種類の動作 モードをもつFAS発生風路。

12. 請求項2 又は5 記載の前記アクセス手段選択 手段が、アクセス回数が特定の数値に達したら出力レベルを変化するリセット付きカウンタと、アドレスにット回数あるいはアドレスミスト回数を促進したら出力レイを変化したら出力レイを変化したら出力レイを変化したの前記アドレスとット回数カウンタを出した時点での前記アドレスシーの直数カウンタの出力を検出して前記アクセス手段の選択をし、同時に前に2 つのカウンタをリセットとて初期状態に戻して同様の動作を繰り返すことを特徴とする主配慣制御装置。

4 発明の詳細な説明

〔産業上の利用分野〕

本発明はコンピュータシステムにおける主記憶制御装置に係り、特にスタティックカラムモード セページモードなどの高速アクセスモードを備え

ある。これを第2凶を用いて説明する。第2凶(4) は通常のアクセス、(6)は高速モードにおけるアク セスのDRAMに与える信号のメイミングティート である。図中、21は行フドレスをDBANに与え るトリガ信号(以下 RAS-Nと記す)、22は頻 アドレスをDRA単に与えるトリガ信号(以下CAS ーNと記す)、23は1回目のアクセスの行アド レス、24は1回目のアクセスの残でドレス、25 は行アドレス23を取り込むRAS-Hのトリガエ ッジ、26は列ナドレス26を取り込むCAS-N のトリガエッジ、27,28はそれぞれる国目のア クセスの行アドレスと列アドレス、29,30はア ドレス 27. 28 を取り込むRAS-N。CAS-Nの トリガエッジである。(a)の通常モードのアクセス では毎回のアクセスで行アドレスを与える必要が あるが、(b)の高速モードでは2回目のアクセスが 1回目のアクセスの行アドレスと一致したときは、 行アドレス21は与える必要がなく、その時間分 アクセス時間を節約できる。なお第2図60は高速 モードのうちページモードのタイミングであり、

たDRAMを主記策装置とし、システム全体の処理 能力を割上するのに好適な主メモリ制御装置に関する。

[従来の技術]

近年、パーソナルコンピュータ(以下パソコンと記す)の中央処理接近の高性能化に伴い、主記惟装置の高速アクセス性の要求が高まっている。このためパソコンの主記憶接近の主流であるダイナミックRAN(以下DRAMと配す。)は、そのアクセス時間を高速化するのに加え、スタティックカラムモードやページモードといった高速アクセスモードを備えたものが開発されている。

DRAMの通常のアクセスはアクセスするアドレスを、行アドレスと列アドレスの2回に分けて
DRAMに与えアクセスを行うが、前述の高速アクセスを一ドは次のDRAMアクセス時にDRAMに与えるべき行アドレスが前回与えられた行アドレスと一致する場合(以下アドレスヒットと記す)は行アドレスを与える必要がなく、列アドレスのみ与えればそのアクセスは完了する、というもので

スタティックカラムモードの場合は CAS-Nは Low レベルー定でアドレスのみを変化させる。

以上のような高速アクセスモードを備えたDR A単からなる主記恒装置の制御方式としては、特 路昭 61-42793 号公報汇配載されているものが ある。これについて無る双を用いて脱明する。第 3 図は、高遠モードを備えたDRAMを制御する主 配理制御装置の構成図である。図中 5 1 は C P U より出力するアクセス要求信号、32はアクセス 要求個身も1を受けてメモリのアクセスを行うメ モリ制御回路、3.5はメモリ制御回路の出力で RAS-N、CAS-N等のメモリ制御信号、54は 高速アクセスモードを備えた主記像装置、35は GPBの出力するアドレス、36はアドレス35 を制御するアドレス制御回路、31は前回のアク セス時の行アドレスを配催しておくレジスタ、 るるはレジスタる1の内容と次のアクセス時の行 アドレスを比較し、等しかったらアドレスヒット 信号40を出力するアドレスヒットミスヒット判 定回路である。メモリ制御装置32はCFリより

アクセス要求信号31を受けるとアドレスヒット 信号40の入力により第2図(a)の適常モードによ るアタセスか(b)の高速モードによるアクセスかを 決定し、主記憶装置34をアクセスする。その他 の同様の公知例として、特開昭63~95668号公 報、特開昭63~71759号公報を参照されたい。 [発明が解決しようとする課題]

上配従来技術は、ブログラムの局所性を利用したものであり、これは一般的なプログラムに関しては、非常に近いアドレスをアクセスし続けることが多いということである。しかしながらブログラムによっては必らずしもそうでない場合があり、例えば主記様以外のものを頻繁にアクセスしたり、ジャンを数多く持つプログラムなどでは行アレスの変化する割合が高くなってしまいアドレスにスピットが多くなる。するとアドレスは、前アドレスとの産業人のアクセスは、前アドレスと発達機(これをRAS 中ドのブリティージという)を行ってから行アド

それを応用できなかった場合には通常のアクセスを行う時よりアクセス時間をより多く必要としてしまう。上配従来技術は以上の点が配慮されておらず。全てのプログラムに対して高速処理の要求を満足できるわけでなく、かえって低速化することがある、という問題があった。

本発明の目的は、高速化可能なプログラムに対 してはその性能を維持し、低速化してしまうよう なプログラムに対しては通常の速さの処理が可能 となるよう、システムのトータル的な性能をよげ ることにある。

[課題を解決するための手段]

上記目的を達成するために本発明は、アドレス ヒット時に列ナドレスだけを与え、アドレスミス ヒット時は改めて行フドレスを与えてから列ナド レスを与えるという高速モードでのアクセスをす る制御を行なう手段と、アドレスのヒットミスヒ ットの判断は特たずに取らに次の行ナドレスを与 える準備をしてしまう通常モードだけのアクセス 制御を行なう手段とを用意し、この2つの制御手 レスを与える必要があり、蒯恩のアクセス終了旗 後にRAS-Nのブリチャージを始められる通常モ ードのアクセスより遅くなってしまう。これを第 4 凶を用いて説明する。第 4 図回はアドレスヒッ トミスヒットの判定結果がミスヒットと知つてか ら改めて行アドレスを与える場合のアクセスタイ ミング、何図(6)は判定結果を持たずに行フドレス を与えるアクセスタイミングを示しており、図中 2 1から3 0までは第2절と関模、41はアドレ スの視定結果を示す判定信号、42はアドレスミ スピットが起きたことを示す変化点であるとする。 当然ながら42の跨点では次のアクセス要求とア ドレスは脱に出力されていることになり。同図(6) のRAS-Nのトリガ29ではこれを素早く取り込 むことができるが、荷図(4)では42の時点よりブ リチャージをしてからRAS-Hトリガ29を出力 するため、プリチャージの時間分選れがしまう。 たお、この RAS-Nのブリチャージは、行アドレ スを取り込むためには絶対必要なものである。従 って、高速アクセスモードを応用しようとすると、

段を、プログラムの局所性を判断する手段からの 信号により切換えることにより進成される。

またプログラムの局所性を判断するために、アクセス時の行アドレスの変化する比率を計測する 手段、アドレスヒットの連続性あるいは不連続性 を計測する手段、アドレスミスヒットの連続性あ るいは不連続性を計測する手段、そしてそれぞれ の計測結果を判定するためにあらかじめ切替値を 設定しておく設定手段を設け、プログラムの局所 性を判断する手段としたものである。

さらにDHA(ダイレクト・メモリ・アクセス : G P U を介さず、直接主配流内あるいは主記憶 と他の配備装置間のデータ概送を行うこと)という特殊なアクセスのもとでは、確実にアクセスの 局所性が失われるため、アクセスの制御を通常モードに切換えることにより処理性能を低下させない。

また、外部より書き込み可能なレジスタの内容 によりアクセス手段の選択を行い、さらにソフト ウェアでそのレジスタにデータを書き込むという ことも可能である。

(作用)

本発明のアクセス手段選択手段は、主記憶をア クセスする際の行アドレスの変動や、主配憶をア クセスするデバイスにより、通宜判定結果別アク セス手段と通常アクセス手段を選択切替えし、そ れによってトータルなアクセス性能を高め、ある いは低下させることがないようになる。

選択切替えする判定手段は、アクセスする行アドレスが、一定のアクセス回数の間に何回アドレスヒットしたかあるいはミスヒットしたかをアドレスヒット率計測手段あるいはアドレスミスヒット率計測手段により計測し、それを設定値と比較して判定する。それによってアクセス手段を切替えるべき状貌になったら切替える。

あるいは、アドレスヒットの連続回数を計開する連続ヒット計数手段や、またはアドレスミスピットの連続回数を計開する連続ミスピット計数手段の計数値と、切替連続ピット回数設定手段や、または切替連続ミスピット回数設定手段の設定値

了後すぐにプリチャージを始め通常モードによる 次のアクセスに備える通常アクセス手段、6 は以 上2つのアクセス手段を適宜選択して配償手段の アクセス性能をより高めようとするアクセス手段 選択手段、3 は本発明の主航機制御装置全体を示 している。機略の動作はこれまでで述べているの で、さらに具体化して説明する。

第5回は本発明の主配機制御装置の一実施例のフロック図であり、図中51はシステムアドレス35をRAS-R21,CAS-N22に合わせて行アドレス,例アドレスを切替えてメモリに与えるアドレス行列切替回路、52はアドレスにット時には高速アクセスのヒット動作を、アドレスミスとット動作を、アドレスミスとット動作を、アドレスミスとット動作を、アドレスミスとット動作をするようなタイミング信号を生成する高速アクセスタイミング生成回路、53はタイミング生成回路52より発生した高速アクセス要求信号、54は主配後アクセス要求信号53の入力がなければブリチ

を比較して特定する。それによってアクセス手段 を切替えるべき状態になったら切替えを行う。

また、別の利定手段としては、DNAのシングル転送の際には、転送元のデータを耽み出して転送先へ書き込んで、の繰り返しのためアドレスミスヒットが続くため、この時は強制的に通常モードのアクセスに切替えるようアクセス手段選択手段が動作する。それによってDNA時のアクセス速度の低下を防ぐ。

[実施例]

以下、本発明の一実施例を第1図、第5図を用いて説明する。第1図は本発明の概略を示したものであり、1はCPUからのアドレスやコマンドなどのアクセス要求信号、2はページをペートをスタティックカラムモード等の高速アクセスモードをもつDRAMにより構成された配慮手段、4は記憶手段2をアクセスする行アドレスが前回のアクセスと一致しているかを判定し、列アドレスを与えるか、彼めて行アドレスを与え直すかを切容える判定結果別アクセス手段、5はアクセス終

ャージをしてアクセス要求を待ち、アクセス要求 経は返ちにRAS-Nをアクティブとし、高速アク セス要求信号53の入力があった場合はRAS-N21 をアクティブに保ち、ミスヒット 判定時は直ちに ブリチャージを行う。53は選択信号発生回路54 の出力信号が通常モードを選択した時は高速アク セス要求信号55をマスクして、通常モードでの RAS-N21を発生するようにRAS-N信号22の発 生回路で、RAS-Nがアクティブとなったタイミ ングを確認してCAS-Nをアクティブとする。

本実施例によれば、高速アクセス時のヒット動作、高速アクセス時のミスヒット動作そして通常アクセス動作のる種類の BAS-N 発生が 1 つの発生回路で可能となり、回路規模が小さくてすむ。ところでアクセスモード急択信号発生通路 5 4 の方式のうち、アドレスヒット率あるいはミスヒット率の計划結果を応用するものの一実施例を第 6 図、第 7 図により説明する。

第6図はその廻路図であり、図中61はアクセ

ス要求信号であり、要求があるたびにベルスが出る。62はアドレスヒットミスヒット判定信号で、アドレスヒット中はHレベルになっているものとする。63はアクセス要求信号61をカウントするカウンタ、64はアドレスヒットのアクセスがあるたびにベルスが出るようにし、かつカウンタ63の出力が変化するカウンタ、66はアドレスヒット開致をカウントするカウンタ。66はカウンタ63の出力信号、67はカウンタ65の出力信号、67はカウンタ65の出力信号、68はアクセスモードの選択を決定するDーF・F、69はアクセスモード選択出力信号である。

第7回は、第6回の回路の各部信号のタイミングを示したものである。第6回においてカウンタ 43,45は出力が変化するカウント能を任意に設定できるものとし、その比率がアクセスモードの 選択を切替える値となる。例えばカウンタ 63を 128、カウンタ 65を 64で出力が H レベルになるようにすると第7回に示すように、信号 67は アドレスヒットのアクセス回数が、64となると

ルになったら入力をマスクするためのANDゲー ト、83はアドレスヒットの選続回数をカウント するカウンタ、84はアドレスミスヒットの連続 図数をカウントするカウンタ、85はアクセスモ ード選択信号を出力するD-P.P.、8 6はシステ ム立上げ時やリセット時のアクセスモードを決定 する入力である。カウンタ83,84は任意のカウ ント数で出力がアクティブとなるよう設定できる ものとする。カウンタ83はアドレスヒットが設 **逆した回数だけ連続して起こると出力をアクティ** プとし、以後アドレスヒットが続くまでその状態 を保つ。そしてアドレスミスヒットが起きると得 びィンアクティブとなり、こからカウントを始め る。カウンタB4は遊にアドレスミスヒットに対 し連続磁数をカウントしアドレスヒットによりり セットされる。以上2つのカウンタの出力をセッ トリセット付きのD-F.P. 化無8図に示したよう に入力することにより、設定値を越える連続回数 が起きたものによりレベルを決定し、一度レベル が変化したら、もう一方の連続回数が設定値を無

日レベルとなるが、カウンタ63の出力が、カウンタ65のリセット満子に入っているため、アクセス回数が128に選する前に、アドレスヒットが64回起きないと、第6図B-F.F.68の出力69は変化しない。なお第6図中、アドレスヒットミスヒット事によるアクセスモード選択にすることができる。本実施例によれば、アドレスシスとット率の計ですることができる。本実施例により可能となり、またその判定結果はリアルタイムで信号を出力できる。

次に他の方式としてアドレスヒットあるいはミスヒットの連続回数によりアクセスモードの選択をする方式の一実施儒を第8回により説明する。
81はアドレスヒットのアクセス時パルスを出すようにし、かつカウンタ83の出力がBレベルになったら入力をマスクするためのABDゲート、
82はアドレスミスヒットのアクセス時パルスを出すようにし、かつカウンタ84の出力がBレベ

えるまではその状態を保つようになる。なおD-P.P.85のデータ入力86は第8図ではHレベルとつているため、システム開始時中再開始時は高速モードを含むアクセスモード個を選択している。この入力をLレベルとすれば、通常アクセス側を選択するようになる。さらにD-P.P.85
を取り去ってカウンタ83中84の出力を直接アクセスモード選択信号として用いれば、アドレスとットやミスとっとが設定値以上連続した時だけアクセスモードの切替えが起こる方式とすることができる。本実施例によれば方式の変更が少ない作業ででき、状況に応じて方式を切替えられる、という効果が得られる。

次にDHA時の切替え方式については、DLA のシングル転送を認識する手段を設け、そのアク セス時にアクセスモードを通常アクセスに切替え るようにする。DLAのシングル転送を認識する 手段の一実施例としては、DMACの内部レジスタ と内容を等しくするレジスタを外部に設け、シン グル転送モードが設定され、かつDKAC 超動要求 があったらアクティブとなる信号を作ることにより実現する。本実施例によれば、図路規模が大変 小さく、他の方式と組み合わせて使うことが可能 である。

次に、アクセス手段をレジスタに書き込む方式では、あるアドレスをアクセスすることによりデータを書き込み保持するレジスタを設け、その内容によりアクセス手段の選択を行う。これによればアクセス手段の選択を二・ザーに任せることができ、またプログラム内でそのレジスタへ任意に書き込めるため、プログラマーがプログラムの特性を考えてアクセス手段の選択を行うことができるようになる。

集費回路とする実施例としては、これまでの技術的手段、回路、装置等は全てデジタル制御可能なためゲートアレイによる集積回路化は問題なく行える。本実施例によれば開発期間の短縮、低開発費の効果がある。

[発明の効果]

本発明によれば、アクセス手段選択手段の選択

りアクセス手段の切替えを行うことにより、性能 向上のアドレスヒット率やミスヒット率の値が不 明である時や、実際のアクセスにおいてリアルタ イムに対応したい時に有効である。通常、アドレ スのヒットやミスヒットというのは連続して起こ りがちであるため、細かい制御により性能向上を より高めることが可能となる。

またDNAのシングル転送では、明らかにアド シスはミスヒットするので、これは通常モードに 切替えるべきである。現在のコンピュータシステ ムでは、記憶装置のデータのブロック転送は頻繁 に行われ、その処理性能が、トータルな処理性能 に大きな影響を与えるようになっている。そのた め転送処理を選くすることはシステムの処理性能 向上に大きく貢献する。

また、アクセス手段の切替えを外部より書き込み可能なレジスタのデータにより行なうと、ユーザにアクセス手段の切替えを開放することができ特にプログラマーが、プログラム自身の特性を考え、行アドレスの変動が大きそうなブログラム範

により、DRAMの高速アクセスモードを応用したり、応用しなかったりすることにより、高速アクセスモードにおいて行アドレスを更新すると通常のアクセスよりアクセス時間が増すため、プログラムによってはかえって処理時間がかかってしまうという問題を解決できるので、主記隊制御の性能向上の効果がある。また本発明によれば、DMAのような特殊なアクセスにより高速アクセスモードだけでは性能を落とすと考えられる場合にも対応できる。

またアドレスヒット率やミスヒット率を計測してアクセス手段の選択を行うことにより、アクセス手段の切替えが最適化され、あらゆるシステムに対応できる。例えばアドレスヒット率が60分を越えればトータルの処理性能は、通常アクセスのシステムより向上するというデータがあればそのアドシスヒット率60分あるいはミスヒット率40分という値を設定することにより最適化が図れる。

またアドレスヒットミスヒットの連続回数によ

脚では通常モード、といった選択ができるように なる。

集積回路化によれば、内部動作の高速化、維音の影響の減少、コストの低減などの効果があり、 また設定値や方式を外部で設定できることにより、 その集積回路の使用環境により最適なものを選ぶ ことができる、という効果がある。


4. 図面の簡単な説明

第1図は本発明の概略を示す図、第2図は高速アクセスモードを説明するタイミングチャート、第3図は従来側のプロック図、第4図は高速アクセスモードのアドレスミスヒット時のタイミングを脱明するタイミングチャート、第5図は本発明してアクセスモードを切響える方式の回路図、第1図は第4図の動作を脱明するタイミングチャート、第8図はアドレスヒットミスヒットの連続回数を計測してその計測結果によりアクセスモードを切替える方式の回路図である。

3 …主配推制御袋置


- 4… 牠定結果別アクセス手段
- 5…適常アクセス手段
- 6…アクセス手段選択季散
- 52…アクセスモード選択信号発生
- 6 3 …アタセス回数カウンタ
- 65…アドレスヒットカウンタ
- 83…連続アドレスヒットカウンダ
- 84…連続アドレスミスヒットカウンダ。

第 1 図




代理人 弁理士 小川勝男

第 2 図





(b) 高速モードアクセス RAS-N 25 CAS-N 26 30 Address 28 28

第 3 図



第 4 図





第 6 図

